MetaのCXL ASIC「Vistara」とは――DDR4をDDR5サーバーで再利用する技術の全容
CXL（Compute Express Link）とは、CPU・アクセラレータ・メモリデバイス間をPCIeベースで相互接続し、メモリ空間を共有・拡張するためのオープンインターコネクト規格である。Metaは、メモリコスト高騰への対策として、退役サーバーから取り外したDDR4 DIMMモジュールをDDR5専用の新サーバーに搭載し、自社開発CXL ASICで互換性とレイテンシの課題を同時に解決する手法を採用した。この技術論文「Vistara: Making CXL Real」はISCA 2026で発表された。
Vistaraのアーキテクチャ――何ができるのか
VistaraはCXL 2.0/1.1準拠のPCIe Gen5 x16インターフェースでDDR4メモリをホストプロセッサにブリッジするASICであり、1チップあたり2つの独立した72ビットDDR4チャネルを統合し、最大3,200 MT/sの速度と256 GBの容量をサポートする。チップ内部には3つのRISC-Vプロセッサコアが搭載され、セキュアブート、デバイス初期化、ファームウェア管理、ヘルスモニタリングを担う。
Metaは「MemServer」プラットフォームにVistaraを実装しており、158コアのAMD Turinプロセッサ1基に対し、768 GBのDDR5-6400ローカルメモリと256 GBのCXL接続DDR4-2400を組み合わせ、合計約1 TBの容量を実現している。OSはCXLメモリを独立したNUMAノードとして認識し、Linuxがコールドページを低速のDDR4層（帯域幅76 GB/s）へ自動的に移動させ、ホットデータを高速のDDR5層（帯域幅614 GB/s）に保持する。
CXLメモリ階層化の効果――情シスが注目すべき数値
Metaの報告によれば、VistaraによるCXLメモリ階層化はAI推論サーバー数を最大25%削減し、ジョブ再起動やフラグメンテーションのオーバーヘッドを33%低減した。さらに、分散キャッシュシステムでは平均レイテンシが約29%削減された。
これらの数値が示す意味は大きい。サーバー台数の25%削減は、メモリ調達量だけでなく電力・冷却・ラックスペースといったインフラコスト全体に波及する。2026年7月時点のDRAM供給逼迫局面では、「新たにDDR5を調達する」代わりに「手持ちのDDR4を活用して容量を拡張する」という選択肢が、TCO（総保有コスト）に直結するインパクトを持つ。
なぜ今CXLが重要か――DRAM価格構造の変化との関係
Samsungは2四半期連続でDRAM契約価格の大幅引き上げを実施しており、Q1 2026は前四半期比約90%、Q2は50〜60%の上昇となった。さらにQ3には20%超の値上げを交渉中である。GuruFocusの報道によれば、メモリチップのグローバル需要は2027年までに36%増加する一方、供給は19%の増加にとどまり、需給ギャップが構造化している。
この価格環境下で、Metaは自社サーバーフリートの約40%でメモリ増設が不可能な状態にあることを認めつつ、サーバーの想定耐用年数が3〜5年であるのに対しメモリモジュールの実用寿命は7〜10年であることに着目した。つまり、退役サーバーから回収したDDR4 DIMMは物理的に十分な残存寿命を持ち、CXL経由で新世代サーバーに接続すれば「ほぼゼロコストのメモリ拡張」が成立する。
DDR4の「延命価値」が変わる――スポット売却 vs. 自社再利用の新しい判断軸
Tom's Hardwareの2026年7月8日更新のRAM Price Indexでは、DDR4のリテール価格も大幅に高騰しており、2025年10月に60〜90ドルだった32GB（2×16GB）DDR4キットが2026年1月には150〜180ドルに上昇した。サーバーグレードのDDR4 RDIMMはさらに顕著な値上がりを見せている。
情シスにとって、この状況は「DDR4在庫を高値で売却してDDR5移行の資金に充てる」か、「DDR4をCXL経由で再利用してDDR5調達量を圧縮する」かという、従来なかった二択を生んでいる。MetaのVistaraの設計思想が示すように、DDR4在庫の保持は価格変動ヘッジとしても機能し、さらにCXL対応パーシステントメモリやLPDDR拡張など次世代技術への移行時間を稼ぐ効果もある。
商用CXLメモリエキスパンダーの選び方――Meta専用ではない選択肢
Vistaraそのものは現時点でMeta専用だが、韓国のファブレス企業Panmnesiaが同様のCXLコントローラおよびCXLファブリックスイッチを開発しており、他社にも提供可能な製品として商用化を進めている。PanmnesiaもISCA 2026（6月29日）で自社のCXL研究を発表し、PCIe 6.4/CXL 3.2対応Fusion Switchのプリリリースシリコンを一部顧客にサンプリング中であるほか、PCIe 7.0/CXL 4.0 Combo IPコントローラの開発も完了したと発表した。
Samsung、SK hynix、Micronの各社もCXLメモリモジュール製品を展開しており、2026年下期以降はエンタープライズ向けのCXLメモリエキスパンダーが複数の選択肢として利用可能になる見通しである。情シスがCXL導入を検討する際は、以下の点を事前に確認すべきである。
- CPUプラットフォームの対応状況：CXL 2.0メモリ拡張にはPCIe 5.0以上のCPUが必要。AMD EPYC Genoa/Turin（SP5ソケット）およびIntel Xeon Sapphire Rapids以降がCXL Type-3メモリデバイスをサポートする
- OSとファームウェアの対応：MetaはLinux CXLドライバのカスタム修正をすべてアップストリームカーネルに統合済み、または統合予定としている。RHEL 9.x / Ubuntu 24.04以降でCXL NUMAノード認識が標準サポートされているか確認が必要
- ワークロード適性：Metaでは分散ML推論（レコメンデーションシステムのエンベディングテーブル）、ビッグデータ処理、データベース、分散キャッシュ、CI/CDビルドシステムなど多様なワークロードでCXLメモリを活用している。レイテンシ感度の低いワークロードほどCXL階層化のメリットが大きい
情シスの2027年度設備投資計画への影響
CXLメモリ階層化は、メモリ調達の考え方を根本から変える可能性を持つ。従来の「サーバー更改時にDDR世代を丸ごと切り替える」モデルから、「複数世代のDIMMを階層的に運用し、ワークロードに応じて最適配置する」モデルへの移行である。
リサイクルDDR4のCXL接続がハイパースケール環境以外でも標準プラクティスとなるかは、パフォーマンスのトレードオフが許容範囲内に収まるかどうかにかかっている。しかし、DDR5 RDIMM（Registered DIMM：サーバー向けメモリモジュールで、レジスタICを搭載し信号安定性と大容量実装を実現する規格）の価格が前年比で倍増する環境では、TCO計算の前提が変わる。特にAI推論ではなく、データベースやVDI（仮想デスクトップ）、分散キャッシュなど容量優先のワークロードを運用する企業にとって、CXL経由のDDR4層は「遅いが安い」メモリ階層として合理的な選択肢になりうる。
60万5,000品の取扱実績を持つDRAM専門の調達パートナーであるRAMEXperts™️のようなサプライヤーに、CXL対応メモリモジュールの在庫状況とリードタイムを事前に確認しておくことも、2027年度計画の精度を高める一手となる。
情シスが早期に検討すべき3つのこと
- ① DDR4在庫の棚卸しと残存寿命評価：退役予定・退役済みサーバーのDDR4 RDIMMの品番・容量・枚数・稼働時間を一覧化し、CXL再利用の対象候補を特定する。並行して、スポット売却した場合の想定収益とCXL再利用した場合のDDR5調達削減額を比較し、経済合理性を定量評価する
- ② CXLプラットフォーム対応の棚卸し：自社サーバーフリートのうちPCIe 5.0以上・CXL Type-3対応のCPU（AMD EPYC Genoa/Turin、Intel Xeon Sapphire Rapids以降）を搭載する機器の割合を確認する。次期サーバー更改時にCXLスロットの有無をRFP（提案依頼書）の評価項目に加えることを検討する
- ③ 商用CXLメモリエキスパンダーの情報収集開始：Panmnesia、Samsung CXL Memory Module、Micron CZ120など、2026年下期にサンプリングまたは出荷開始が予定される製品のスペック・互換性情報を収集し、PoC（概念実証）計画の素案を作成する
よくある質問
Q: CXLメモリエキスパンダーは一般企業でも使えるのか？
A: 2026年7月時点では、MetaのVistaraは自社専用ASICであり外部販売されていない。しかし、PanmnesiaがCXLコントローラとファブリックスイッチの商用化を進めており、CXLスイッチのレイテンシ課題は初期段階の制約であり規格と製品の成熟に伴い解消されつつあると同社CEOは述べている。AMD EPYC Genoa/Turin搭載サーバーを運用する企業であれば、2026年下期以降に商用CXLエキスパンダーの導入検証を開始できる可能性がある。
Q: DDR4をCXLで延命すると、DDR5への完全移行が遅れるリスクはないか？
A: CXL階層化はDDR5移行の「代替」ではなく「補完」と位置づけるべきである。ホットデータは引き続きDDR5ローカルメモリで処理し、コールドデータ・キャッシュ・エンベディングテーブルなど帯域幅要件の低い用途にDDR4層を充てることで、DDR5の調達量を抑えつつ段階的な移行を進められる。DDR4の製造終息（EOL）タイムラインは依然として不透明だが、DDR3ですらレガシー製造キャパシティの制約はあるものの供給が継続していることから、DDR4が即座に入手不能になるシナリオは考えにくい。
Q: CXL接続のDDR4はどの程度遅いのか？実用に耐えるのか？
A: MetaのMemServerでは、DDR5ローカルメモリの帯域幅614 GB/sに対し、CXL接続DDR4は76 GB/sであり、約8倍の差がある。ただし、MetaはCXLコントローラとメモリパイプラインの最適化によりプロトコルオーバーヘッドを削減し、アイドル時のラウンドトリップレイテンシを約50nsに抑えている。推論のエンベディングテーブル参照、分散キャッシュ、ビッグデータ処理などでは十分実用的であるとMetaは報告しているが、リアルタイムトランザクション処理など低レイテンシが必須のワークロードには適さない。自社ワークロードのメモリアクセスパターンを事前にプロファイリングし、CXL層に配置可能なデータの割合を見極めることが導入判断の鍵となる。